FAQ по курсу
"Архитектура вычислительных систем"

(Андреев А.Н., Лаборатория Параллельных Информационных Технологий НИВЦ МГУ)

  1. Способы классификации архитектур ВС

    См. Классификации архитектур (http://parallel.srcc.msu.su/computers/taxonomy/)


  2. Управление потоками команд и потоками данных в ВС

    ?..
    dataflow-компьютер - система, управляемая потоком данных


  3. Уровни параллелизма обработки информации в ВС

    Многомашинный параллелизм, многопроцессорный параллелизм, параллелизм на уровне процессора (конвейеры, векторные команды)


  4. Структуры и примеры универсальных ЭВМ

    ?...
    См. БЭСМ-6 (http://parallel.srcc.msu.su/history/besm6.html)


  5. Конвейерность выполнения вычислений и обработки команд в ЭВМ

    Принцип конвейера: сложная команда (N тактов) выполняется последовательно на конвейере из N независимо работающих функциональных устройств, каждое из которых выполняет элементарную операцию за 1 такт; при этом различные команды могут выполняться одновременно на различных стадиях конвейера. При полной загрузке конвейер за 1 такт принимает на исполнение 1 сложную команду и выдает 1 результат, несмотря на то, что команда выполняется за N тактов. Наилучшая загрузка конвейера достигается при использовании векторных команд.


  6. Векторно-конвейерные ЭВМ

    См. CRAY-1 (http://parallel.srcc.msu.su/history/cray1.html)


  7. Типы и примеры многопроцессорных вычислительных комплексов (МВК)

    SMP (общая память), MPP (распределенная память, работа с передачей сообщений), cc-NUMA (память физически разделенная по узлам, но логически общедоступная);
    См. типичные классы многопроцессорных компьютеров (http://parallel.srcc.msu.su/computers/classes.html)
    Примеры: см. Наиболее распространенные современные суперкомпьютеры (http://parallel.srcc.msu.su/computers/computers.html)


  8. Общая и распределенная память МВК

    Системы с общей памятью: скорость обменов, простота программирования и перераспределения нагрузки. Системы с распределенной памятью: масштабируемость (до тысяч процессоров).


  9. Способы объединения процессоров в МВК

    1) через общую память; 2) через каналы передачи информации (коммутатор)


  10. Классификация наборов команд ЭВМ. CISC и RISC архитектуры

    CISC: много сложных команд; команды имеют разную длину и время выполнения; удобство для программиста (разработчика компилятора), но недостаточная эффективность исполнения команд процессором. Примеры: линия x86.
    RISC: одинаковая длина и одинаковый формат команд; операндами команд могут быть только регистры; команды выполняют только простые действия (обычно за 1 такт); большое количество регистров общего назначения. RISC предоставляет компилятору большие возможности по оптимизации кода.
    См. также: http://www.citforum.ru/hardware/svk/glava_4.shtml


  11. Состав средств аппаратной поддержки работы операционных систем

    Страничная организация памяти, аппаратура трансляции виртуальных адресов в физические, аппаратура защиты страниц, привилегированные команды, аппаратура прерываний.


  12. Аппаратура прерываний

    Аппаратура прерываний в БЭСМ-6: В процессоре предусмотрены регистры ГРП (главный регистр прерывания) и РМ (регистр маски); каждому биту в этих регистрах соответствует 1 тип (причина) прерывания. Старшая половина ГРП отвечает за внутрипроцессорные прерывания (особые ситуации), младшая - за наличие. Маскированные (в соответствии с битом в РМ) прерывания игнорируются. В случае наличия 1 в каком-либо бите ГРП и разрешенности этого прерывания, все прерывания запрещаются и управление передается по фиксированному адресу (вызывается процедура-обработчик прерываний).


  13. Аппаратура многоуровневой защиты в ЭВМ.
  14. Специальные регистры и команды процессора для поддержки обработки прерываний и переключения процессора.
  15. Аппаратная поддержка взаимодействия программных модулей

    ?...


  16. Иерархия запоминающих устройств

    Регистры ЦП - кэш L1 - кэш L2 - оперативная память - дисковая память - устройства резервного копирования.
    Иерархия памяти современных компьютеров строится на нескольких уровнях, причем более высокий уровень меньше по объему, быстрее и имеет большую стоимость в пересчете на байт, чем более низкий уровень.


  17. Организация памяти типа cache

    Кэш - очень быстрая память сравнительно небольшого объема (обычно на статических микросхемах), логически располагающаяся между ЦП и оперативной памятью. Кэш состоит из строк (блоков небольшого размера); каждая кэш-строка, кроме блока информации, содержит адрес начала блока в оперативной памяти и тэги (в т.ч. признак "валидности" строки, бит модификации, информация LRU-алгоритма и др.).
    Ассоциативный кэш: сли одна строка в оперативной памяти может быть отображена на одну из N кэш-строк, то число N есть ассоциативность кэша. Кэш с прямым отображением (direct mapped): каждая строка основной памяти может быть отображена только в одну фиксированную строку кэш-памяти.
    Существуют несколько алгоритмов стратегий кэш-строк при кэш-промахах, в т.ч. случайная и LRU.
    Существуют несколько стратегий записи, в т.ч. write-through (запись в кэш и одновременно в основную память) и write-back (запись в оперативную память только при сбросе кэш-строки). Эффективность использования кэш-памяти зависит от свойств временной и пространственной локальности обращений к памяти в конкретной программе (т.е. чем больше доля обращений к близким или повторяющимся адресам, тем ниже частота кэш-промахов).


  18. Организация оперативной памяти. Односегментное отображение.
  19. Организация оперативной памяти. Сегментация.
  20. Страничная организация оперативной памяти.
  21. Сегментно-страничная организация оперативной памяти.
  22. Организация виртуальной памяти

    Виртуальная память - адресное пространство задачи, т.е. память, адресуемая приложением. Является необходимым аттрибутом многозадачной среды. Преимущества виртуальной памяти: защита данных операционной системы и задач от некорректных действий других программ; разделение небольшой физической памяти между задачами; ускорение запуска программ (нет необходимости загружать в память сразу весь код и данные). Виртуальные адреса преобразуются в физические с помощью специальной аппаратуры и таблиц трансляции; в случае, если запрашиваемых данных нет в оперативной памяти, срабатывает соответствуюшее прерывание, обрабатываемое диспетчером ОС.


  23. Типы устройств внешней памяти и ввода-вывода
  24. Способы организации доступа к внешней памяти и устройствам ввода-вывода

    Канал - устройство, служащее для организации обмена между памятью центральной ЭВМ и устройствами В/В; работает параллельно с ЦП. Канал обычно обслуживает несколько внешних устройств. Набор правил для сопряжения внешнего устройства с каналом называется интерфейсом канала. Стандартизация интерфейсов позволяет разрабатывать внешние устройства независимо от ЭВМ. Примеры интерфейсов: ISA, PCI, MCA. Непосредственное управление внешним устройством - функция контроллера.


  25. Селекторные и мультиплексные каналы связи с периферией ЭВМ. Цикл работы устройства "Мультиплексный канал"

    Селекторный канал в некоторый момент времени выбирает один из свох подканалов и полностью переключается на работу с соответствующим устройством. Селекторные каналы удобны при работе с "быстроговорящими" внешними устройствами (т.е. такими, у которых средняя скорость выдачи информации на интерфейс близка к пределной пропускной способности канала).
    Мультиплексорный канал позволяет нескольким устройствам вести обмен одновременно. Такие каналы подходят для обслуживания относительно медленных внешних устройств.


  26. Использование шинной архитектуры для связи с периферией ЭВМ.
  27. Назначение и типы многомашинных вычислительных комплексов (ММВК). Примеры ММВК. Конвейеры ЭВМ в ММВК.
  28. Организация передачи данных в ММВК с общедоступной памятью.
  29. Организация доступа к общей периферии в ММВК.
  30. Организация суперЭВМ как ММВК.